Arquitectura y diseño de circuitos para sensores de imagen de bajo consumo energético

Resumen:

Se proporcionará información sobre los últimos avances en el diseño de arquitecturas para sensores de imagen, técnicas de conversión y generación de frecuencias. En la primera parte se explorará sobre la arquitectura y el diseño de circuitos para sensores de imagen energéticamente eficientes; el enfoque está en el convertidor analógico-digital de columna de pendiente única (SSADC) para sensores de imagen CMOS (CIS). En la segunda parte se profundizará en el diseño de un lazo PLL (Phase-Locked-Loop) para sensores de imagen; se presentará un PLL multifase codificado en código-Gray a 648 MHz, implementado en tecnología CMOS de 180 nm.